ZU1 MPSoC：小巧、強大、現已上市    作者：Ehab Mohsen / AMD 高級產品營銷經理

如果您正開發一款智能邊緣應用，需要將處理能力融於超緊湊的封裝中，那麼我們要告訴您一個好消息：
Zynq® UltraScale+™ ZU1 MPSoC 現正以更多樣的封裝形式出貨，包括超緊湊 InFO 封裝。


這意味著，是時候聯繫您所在地的 FAE 或銷售人員啟動設計了。

ZU1 MPSoC 是 Zynq UltraScale+ 產品組合中尺寸最小、功耗最低、成本最優化的 MPSoC，並且可提供該產品系列中最高的 I/O 密度和 DSP 計算密度。



我們優化了 ZU1 器件的資源組合，但保留了業經驗證的 UltraScale™ 架構本身的所有功能，包括：用於分析和復雜決策的超強 Arm® 處理子系統；能夠連接到任意感測器或接口；面向幾乎所有功能的自適應硬體；能夠為消除性能瓶頸而定製片上存儲器層級；此外還有其他功能。




適用於各種邊緣市場的自適應硬體

在工業與醫療物聯網系統中，ZU1 器件是眾多小型化、計算密集型邊緣應用的理想選擇，包括嵌入式視覺攝影機、手持測試設備，以及消費者和廣播應用（如 AV-over-IP 4K 和 8K 流媒體）。

然而，ZU1 的應用潛力不止於此！ ZU1 MPSoC 的硬件具有靈活應變能力。雖然 Arm 子系統非常適合用於分析和實時處理，但可編程邏輯幾乎可以承擔任何處理或連接功能，包括：

• 感測器融合

• 視覺和視頻處理

• AI 推斷

• 連接到各種接口和協議（高達 6 Gb/s）


我們為 ZU1 器件所做的最重要的優化之一是正確調整邏輯密度，以滿足小型化應用的功率預算。與該產品系列中的第二大器件（ ZU2 器件）相比，ZU1 器件在可編程邏輯中的靜態功耗減少了 40 %，但可編程邏輯僅減少了 20 %。

加之支持器件在 200 納瓦以下運行深度睡眠模式（適用於所有 Zynq UltraScale+ MPSoC），您將擁有一個功能強大的平台，可用於最受功耗限制和熱約束的環境。




超緊湊的InFO封裝

對於智能邊緣應用和終端應用而言，計算密度至關重要。正因如此，這款器件最引人注目的創新之一就是採用了全新 InFO 封裝。InFO 封裝使我們能在超緊湊的 9.5x15mm 外形尺寸內提供大量的單位面積 DMIPS 和高計算密度。

InFO 代表由台積電開發的集成扇出（ Integrated Fan-Out ）。如圖 4 所示，該技術消除了傳統電子封裝中的基板，實現了更薄更小的尺寸、更低的功耗以及更高的互連密度。AMD-賽靈思現在正將這項以往用於高性能移動應用的技術用於其自適應平台，包括 Zynq UltraScale+ ZU1 / ZU2 / ZU3 MPSoC 和 Artix® UltraScale+ FPGA。

在 Zynq UltraScale + MPSoC 示例中，該封裝所佔面積比標準的 Zynq UltraScale+ 器件小 60 %，厚度減小大約 70%，如下圖所示。此外，它還提供了更好的散熱能力和更高的信號完整性，而所有這些都以不犧牲 Zynq UltraScale+ MPSoC 的處理能力為前提。



可擴展的Zynq UltraScale+ MPSoC 產品組合

系統供應商希望能夠擴展單一平台，實現貫穿低端到高端的完整產品供應。無需重新設計其 IP、採用新的開發流程、重新認證代碼或重新獲得安全合規性資格，往往意味著加快開發速度和上市進程。 Zynq UltraScale+ MPSoC 產品組合提供了 20 餘款器件，能夠一次性完成設計，然後復用於衍生產品。現在，ZU1 器件的加入為系統供應商提供了更大的低端可擴展性。



ZU1 器件的邏輯密度為 81K 系統邏輯單元，可提供雙核和四核 Arm Cortex®-A53 配置，搭載或不搭載 Arm Mali™ GPU（通常用於 2D/3D 可視化和圖形疊加）。如需了解更多信息，請參閱《產品選型指南》。






簡而言之，ZU1 MPSoC 包含了 Zynq UltraScale+ MPSoC 系列的所有架構功能，使其代碼和 IP 兼容，並增強了產品組合的可擴展性。主要區別在於為提高功率效率而減少了邏輯資源、優化了邊緣端連接的 I/O 比、為提高計算密度而優化了 DSP 邏輯單元比，以及面向超緊湊邊緣應用和終端應用而提供了全新 InFO 封裝。

但對於 ZU1 器件來說，最好的事情可能是，現在您可以開始將其設計到新一代邊緣應用中。


如需了解更多信息，請參閱 《產品選型指南》。
您還可以聯繫所在地銷售代表或訪問 聯繫銷售表格，了解定價和時間表。



閱讀原文