Versal 白皮書：首款自適應計算加速平台（ACAP）


賽靈思 11月9日

賽靈思正式推出Versal ACAP，這是一個完全支持軟件編程的異構計算平台，可將標量引擎、自適應引擎和智能引擎相結合，實現顯著的性能提升，其速度超過當前最高速的FPGA 20倍、比當今最快的CPU 實現快100 倍，該平檯面向數據中心、有線網絡、5G 無線和汽車駕駛輔助應用。

近期在半導體工藝領域湧現的技術挑戰阻礙了傳統上通用 (one-size-fits-all) 型 CPU 標量計算引擎的擴展。如圖 1 所示，半導體工藝頻率縮放的變化迫使標準計算單元愈發趨於並行。



因此，半導體工業正在探索替代特定領域的架構，包括以往被歸入特定極端性能應用的部分，如基於向量的處理 (DSP、GPU) 和完全並行可編程的硬件 (FPGA)。問題在於，哪種架構最適合哪項任務？



推出 ACAP：面向並行異構計算開展軟硬件優化

ACAP 的特點在於它結合了新一代標量引擎、自適應引擎和智能引擎。 NoC 通過存儲器映射接口將它們相連，總帶寬為 1Tb/s+。除NoC 之外，可編程邏輯（和集成型RAM 塊）支持的大量存儲器帶寬支持可編程存儲器架構針對單個計算任務進行層級優化（避免了其他基於高速緩存計算單元固有的高時延和時延不確定性)。




更多詳情，敬請點擊“閱讀原文”，下載 Versal 白皮書（中文版）




閱讀原文