Vivado Design Suite 設計中心：功耗估算與最佳化

*如欲查閱完整版文件，請至文末點選連結前往

中文欄所列的中文版本可能並非最新版本。若中文版本並非最新版本，請僅供參考。請參閱最新英文版本以取得最新資訊。本頁面英文文件中的所有連結皆指向最新版本。

入門指南

• UG1556 - 電源設計管理器使用者指南

• UG907 - Vivado Design Suite 使用者指南：功耗分析與最佳化

• UG997 - Vivado Design Suite 教學：功耗分析與最佳化

• UG440 - Xilinx Power Estimator 使用者指南

• UG1506 - Versal 自適應 SoC 開發板系統設計方法指南

• 電源設計管理器

主要概念

• XAPP1375 - 簡化電源排序

• XAPP1377 - 為 AMD 嵌入式元件設計散熱解決解決方案

• WP517 - 利用溫度漂移擴充散熱解決解決方案

• WP563 - 利用創新的封裝解決解決方案因應散熱挑戰

• WP558 - AMD FPGA 相較於傳統 LUT4 架構的競爭優勢

• XAPP1394 - 溫度相關的動態電壓縮放實作

• WP539 - Versal 平台的系統級優勢

• WP562 - 利用 Versal 自適應 SoC 可程式化晶片內網路最佳化設計效率

• XAPP1348 - 使用 Xilinx Power Estimator 實現精確最差情況功耗分析的七步驟應用指南

• 供電解決解決方案

• 能源效率 - 產品頁面

• 散熱設計

視訊

• 電源設計管理器簡介

• 如何使用 Xilinx Power Estimator（ XPE ）估算 UltraScale 元件功耗

• 使用 Vivado 進行功耗估算與分析

下載

• 電源設計管理器（ PDM ）下載

• Xilinx Power Estimator 網頁（含 XPE 下載）

• 散熱模型

• 供電網路（ PDN ）模型/S 參數模型

• 3D CAD STEP 模型

其他學習資料

使用者指南

• UG863 - Versal 自適應 SoC PCB 設計使用者指南

• UG583 - UltraScale 架構 PCB 設計使用者指南

• AM013 - Versal 自適應 SoC 封裝與接腳配置架構手冊

• UG575 - UltraScale+ 元件封裝和接腳配置產品規格使用者指南


白皮書

• XAPP790 - 使用智慧時脈閘控節省功耗的分析

• XAPP555 - 使用電壓識別位元元降低功耗

• WP389 - 使用 AMD 7 系列 FPGA 降低 28 nm 元件功耗

培訓與支援

培訓

• 使用 Versal 自適應 SoC 進行設計：電源與開發板設計


支援資源

• AR000034451 - 電源設計管理器（ PDM ）- 已知問題清單

• AR76603 - Versal 功耗報告：已知問題清單

• 社群論壇 - 電源與電源工具

如欲查閱完整版文件，請點選連結前往。

閱讀原文