|
AMD Cost-Optimized Portfolio 成本優化系列-- 為您的應用選擇最佳裝置
本文作者：Adiuvo 工程師 Adam Taylor
1 - 目錄
1. 目錄
2. 白皮書版本歷史
3. 簡介
4. 什麼是 COP? 能為開發者帶來哪些優勢
5. 如何選擇最佳 COP 裝置
6. 個案研究
7. 總結
2 - 白皮書版本歷史
本文為相關內容首次發行，版本為 1.0。
3 - 簡介
使用可程式邏輯裝置進行設計時，最關鍵的步驟之一就是為應用選擇最佳的裝置。 在 AMD 成本優化產品系列中，有一些專門可供開發者選擇的 FPGA 及異構 SoC。 即 AMD 成本優化產品系列 Cost-Optimized Portfolio (COP) 目前包含 AMD 7 系列、 UltraScale+™ 系列裝置、所有 AMD Spartan™ 7 与 AMD Artix™ 7 系列以及 Z7020 以下的 AMD Zynq™ 7000 裝置等。在 UltraScale+ 系列中，COP 包含 AMD Artix UltraScale+ 系列以及包含 ZU3T 的 AMD Zynq UltraScale+ 裝置。
4 -
什麼是COP? 能為開發者帶來哪些優勢
些裝置通常用於各種應用領域，其中包括機器人、醫療、工業、音訊、視訊、遊戲系統、無人機、家庭自動化與連網等。 對於開發者而言，COP 具有以下顯著優勢：
• 系統整合：可在單一裝置內執行多種功能，尤其是在使用異構 SoC 時，在單一裝置中整合多種功能可降低材料成本，還可縮小產品實體尺寸。
• 上市時間：整合解決方案的開發時間更短，與基於 ASIC 的解決方案相比FPGA 的靈活性更高。 AMD 也為開發者提供了大量開發板和 IP，以加速應用開發。 開發板包括 AMD Kria™ KV260 和 KR260 入門套件、Avnet Ultra96-V2 和 ZUBoard 1CG 等。 AMD 論壇、開發者計畫以及 MicroZed Chronicles 等社群資源也非常豐富。
• 現場更新：隨著產品規劃及標準的發展，FPGA 及異構 SoC 可在現場進行更新。 必要時，還可消除召回的需求。
• 低風險解決方案：整合解決方案使電路板的設計更加簡單，也有助於降低與電磁幹擾 / 相容性 (EMI/EMC) 相關的風險。
• 架構靈活性：異構 SoC 及 FPGA 裝置為開發者提供了在順序處理和平行處理之間建立解決方案的能力，既可使用 SoC 中的硬內核，也可使用 FPGA 結構中的軟處理器。 此外，可程式邏輯也提供了任意介面連接功能。 異質 SoC 裝置的獨特架構使開發者能夠透過在可程式邏輯中建立自訂加速器來進一步提高系統效能，例如使用 AMD Vivado™ 高階綜合 (HLS) 卸載 C 演算法。
AMD 已經宣布 AMD 7 系列產品系列裝置的供貨至少會延長至 2035 年，以支援醫療、工業和汽車等許多 COP 應用所需的長期生產運作。COP 中包含一系列廣泛的裝置，這些裝置可提供大量開發者能充分利用的架構特性。 FPGA 及 SoC 裝置都可分為 7 系列裝置及 UltraScale+ 系列裝置。 7 系列中的 COP 裝置包括 AMD Spartan 7 和 Artix 7 系列。 AMD Spartan 7 裝置可為開發者提供最低的成本、最小的封裝以及最高的 I/O 邏輯比。 如果需要多千兆位元收發器，則 AMD Artix 7 可為開發者提供工作速率高達 6.6Gbps 的收發器。
如果需要在 7 系列範圍內進行嵌入式處理，從 Z7007S 到 Z7020 的 AMD Zynq 7000 裝置可為開發者提供單核心或雙核心 Arm® Cortex®-A9 處理器和可程式邏輯。 UltraScale+ MPSoC 系列可為開發者提供雙核心或四核心 A53 處理器。
在 UltraScale+ 系列中，COP 包括 AMD Artix UltraScale+ 裝置和 UltraScale+ MPSoC 系列中的 ZU1 至 ZU3T 裝置，前者配備收發器，能夠支援高達 16 Gb/s 的線路速率。
除了可程式邏輯和嵌入式處理器核心外，COP 系列中的 7 系列及 UltraScale+ 裝置還包含以下架構特性：
• 系統監控器 / XADC：一款能夠監控內部電壓軌和溫度的嵌入式 ADC，因此非常適合系統安全和保全實施。
• PCIe：透過支援多條通道實現的 PCIe Gen 3 或 Gen 4 端點及根連接埠實施，可在晶片內外傳輸高頻寬資料。
• 整合式記憶體：支援 BlockRAM 與 UltraRAM。 BlockRAM 是彈性極高的專用 36Kb 記憶體區塊。 每個 BlockRAM 均提供兩個讀寫端口，可作為一個 36Kb 記憶體或兩個 18Kb 記憶體來實現 UltraRAM 的目的是取代板外記憶體，透過高達 14 Mb 的 UltraRAM 記憶體實現更好的整體效能。
• 靈活的 I/O：I/O 支援各種接口，從透過高效能I/O (HPIO) 實現的高速差分訊號，到支援3v3 標準的高密度和高範圍I/O (HDIO、HRIO)， 從而更容易與常用設備整合。
• 安全特性：多層安全功能，從使用 AES 的位元流加密到使用 AES、RSA 和 SHA 的安全啟動。 COP 中的部分元件還具有金鑰管理與捲動功能。
5 - 如何選擇最佳 COP 裝置
在 COP 裝置之間進行選擇可能是一項非常艱鉅的任務，因此我們可將以下流程圖作為指導，以幫助為您的應用選出最適合的裝置。
第一個決定因素是：是否需要嵌入式處理器。根據這個問題的答案，我們可以在 AMD Zynq 7000 與 AMD Zynq UltraScale+ 裝置或 AMD Spartan 7、AMD Artix 7 和 AMD Artix UltraScale+ 裝置之間做出選擇。
如果需要嵌入式處理器，我們則需要確定邏輯設計中是否需要 PL 收發器。 所有 AMD Zynq 7000 MPSoC 裝置都具有 PS GTR 高速收發器，用於實現 USB3.0、SATA 與 DisplayPort 等。 如果需要收發器，則應選擇 AMD Zynq UltraScale+ ZU3T，因為它提供 PL 收發器。
如果不需要 PL 收發器，則需要根據所需的邏輯資源的大小來評估進一步的決策點。 如果需要低於 80k 的 LUT，則應考慮 AMD Zynq 7000 系列裝置。 如所需的邏輯資源超過 80k，則應考慮 AMD Zynq UltraScale+ MPSoC。 值得注意的是，在整個專案生命週期中確定邏輯資源大小時，經常會出現範圍和需求變化，從而增加邏輯資源。 因此，在完成初始尺寸估算時，最好將裝置尺寸調整為大約滿載的 60%。 這不僅能為設計發展預留空間，也能隨著規模的增加降低實施時序閉合問題的風險。
最後一個考慮因素可能是最終應用。大量邊緣應用要求外型小巧，以符合尺寸、重量和功耗的要求。 可程式邏輯裝置處於系統的核心位置，因此尺寸受限的應用可從佔位尺寸較小的裝置中獲得巨大優勢。 幸運的是，AMD Zynq UltraScale+ 和 AMD Artix UltraScale+ 裝置採用整合式扇出型封裝 (InFO)，與倒裝晶片解決方案相比，該解決方案可減少組件板面積和高度。 如果您不熟悉 InFO 封裝，簡單說它可以去除基板從而減少電路板面積和高度，所選裝置的封裝也可能是選擇標準中的重要部分。
圖 1. COP 裝置選擇流程圖
如果不需要嵌入式處理，則必須確定是否需要收發器。 如果需要，可以考慮 AMD Artix 7 或 Artix UltraScale+ 系列。 如果不需要收發器，那麼決策點就是價格、邏輯資源與 I/O 邏輯比。 開發者通常會選擇成本較低的 AMD Spartan 7 裝置或邏輯密度較大的 AMD Artix 7 裝置。 對於邏輯密度較大的裝置，可首選 AMD Artix UltraScale+ 系列裝置。
6 - 個案研究
我們來看幾個有關裝置選擇的簡單案例。
1. 第一個案例是一個影像擷取器，需要使用收發器以專有標準來擷取科學影像輸出。 捕捉的影像必須能透過乙太網路下載，使用 PYNQ 框架。
此案例需要一款嵌入式處理器與下游網路通訊也需要 PL 收發器通訊來實現千兆位元收發器連結。 PL 還將執行影像擷取管線和 DMA，以便向處理器系統提供影像資料。 由於應用程式使用 PL 收發器和嵌入式處理器，因此 ZU3T 是值得考慮的合適裝置。
2. 第二個案例研究是 SMPTE UH-SDI 至 PCIe 擷取卡。 該卡將接收 US-SDI 幀，對其進行快取並透過 PCIe 進行後續處理。 這需要在輸入和輸出端採用高速收發器，以實現 12Gbps HD-SDI 所需的高資料速率，並支援 PCIe Gen3 x4（每通道 1Gb/s ）。 本案例中的決定因素是收發器的速度，AMD Artix UltraScale+ 是 COP 系列中唯一支援 16Gb/s 收發器的裝置。
3. 最後一個案例是用於分析和測試去顫器產生的波形的醫療測試設備。 這種測試設備採用 ADC 捕捉除顫器產生的波形，FPGA 會將波形捕獲到一個小型外部 SRAM 記憶體中。 一旦捕捉到波形並進行緩衝後，就會對資料進行處理和分析，以確保波形符合預期。 在此本應用中，不需要收發器，而且邏輯尺寸估計小於 100k LUT，並留有餘裕。 其中的主要驅動因素是並行接收和快取資料。 由於不需要嵌入式處理器，也不需要收發器，因此 AMD Spartan 7 FPGA 的邏輯資源指示 < 100k LUT 是開發者考慮的正確起點。
7 - 總結
AMD COP 中提供的各種精細粒度裝置意味著一種裝置可以滿足大多數應用需求。 從AMD Spartan 7 FPGA 產品中的最小封裝，到AMD Artix UltraScale+ 裝置中具有16Gb/s 收發器的緊湊型邏輯資源，再到高性能功率優化器件以及AMD ZU3T 中帶有收發器的異構SoC， 成本最佳化產品系列可為開發者提供了一系列可用於多種應用的裝置。
閱讀原文 |
